레귤레이터의 스위칭 방식과 리니어 방식 설명 | HW 2004.10.26 09:53 truemars 카페매니저 http://cafe.naver.com/thinkstorm/409 정전압 레귤레이터에 일반적인 원리를 알고 싶습니다. 평점 : + 3 (3 명) 나도 평가하기 whites978 조회: 1118 답변: 1 답변이 완료된 질문입니다. (2004-03-11 07:45 작성) 신고하기 제품에 대한 특징 말구요…. 이것이 무언지좀 알고 싶습니다… 크게 스위칭이나 무슨 열발생이 많은 무엇으로 종류가 나눠 … 더 읽기
이런것에 발끈하면 지는거다…. 대학원생은…..농부보다 아래라더군 결혼 상담회사 ‘듀오’ 내부 평가 기준 듀오 내부 기준 심사표: 남자 점수배분 30:직업 25:학벌 20:집안 배경 20:재산 5:외모 직업 30:판.검사,벤처 사장급 25:변호사,의사 20:변리사,회계사 등 전문직 15:대기업 재직 10:교직 종사자, 공무원 5: 중소기업 재직 학벌 25: 서울대 20: 연고대 15: 포항공대, 카이스트, 한양대, 성대, 중앙대, 숙대 10: 지방 국립대 및 소재 … 더 읽기
신랑 ‘평균조건’, 연봉 4579만원에 키 177cm | 생활에 유용한 자료/양식 2009/12/15 13:42 12월 14일 서울대학교 심리학과 최인철 교수팀이 결혼정보회사 듀오(www.duo.co.kr)와 함께 ‘대한민국 20~30대 미혼남녀의 결혼인식’에 관한 연구조사 보고서 발표 이번 보고서는 지난 10월 20일부터 11월 9일까지 전국의 20세이상 39세이하 미혼남녀 975명(남성 503명, 여성 472명)을 대상으로 진행한 ‘2009년듀오 휴먼라이프연구소 결혼리서치’ 결과를 분석한 것임 1. 신랑/신부감 조건 … 더 읽기
Impedance matching From Wikipedia, the free encyclopedia Impedance matching is the electronics design practice of setting the input impedance (ZS) of an electrical load equal to the fixedoutput impedance (ZL) of the signal source to which it is ultimately connected, usually in order to maximize the power transfer and minimize reflections from the load. This … 더 읽기
How to get LABMDA in general (without it in lib.) _reason for using this way Lambda is not a constant value in a short channel device (one of the reason for that is variable in the effective channel length(아; 영어는 어렵다.어쨌던 I want to get the IDEA only in the article J). Because of that … 더 읽기
당시에는 몰랐다. 이 순간이 내 생애에 미치는 영향에 대해, 누군가 그랬던가 순간 순간 최선을 다하라고. 왜인지
091209_아래는 서울대학교 김성준 교수님께서 전해주신 정보 입니다. Bentham Open is one of the leading international publishers for Open Access journals devoted to various disciplines in science and technology. Please refer to Bentham Open’s website at http://www.oa-med-devices.org/AllOpenTitles for a current list of publications. WHY PUBLISH IN OPEN ACCESS JOURNALS? Your article will obtain more citations. You … 더 읽기
FPGA 블로그_여러가지 설명 http://blog.naver.com/ketaroz/120022862259
SystemVerilog의 인기에도 “e” 언어는 사라지지 않을 것 게재 : 2006년 01월 02일 리차드 괴링 일부 EDA 업체와 다른 많은 사용자들은 SystemVerilog가 검증 전문 언어를 사장시킬 것이라고 생각한다. 그러나 IEEE 표준으로 채택되는 순간에 가까이 다가가고 있는 Cadence사의 “e” 언어를 지지하는 사용자들은 이 언어의 몰락을 운운하는 소문은 지나치게 과장된 것이라고 말한다. 해당 “e” 언어는 내부 투표에서 IEEE … 더 읽기
Emailing: FPGA 기반의 ASIC 프로토타이핑, SystemVerilog로 개선하려면 인터페이스 설계 FPGA 기반의 ASIC 프로토타이핑, SystemVerilog로 개선하려면 게재:2009년03월02일 By Roger Do Mentor Graphics ASIC은 고성능의 복잡한 설계 개념을 포착하고 경쟁사들이 그에 견줄만한 디자인을 쉽게 구현하지 못하도록 하기 위한 솔루션을 제공한다. 그러나 ASIC의 개발에는 상당한 투자가 요구된다. 그 개발 비용은 90nm ASIC/SoC 디자인의 경우 2,000만 달러에 육박하며, 45nm … 더 읽기